一、DSP间高速数据传输的设计及实现（论文文献综述）
程远[1]（2020）在《弹载MIMO雷达目标检测算法实现研究》文中指出精确制导技术在现代战争中有着举足轻重的作用,弹载MIMO雷达凭借其灵活性、低截获性、高探测能力等优异特点,较传统弹载相控阵雷达更具竞争力。国内外研究机构也越来越多开展MIMO雷达导引头的研制工作。本文以弹载MIMO雷达信号处理系统研制为出发点,研究了若干目标检测算法的硬件实现方案,重点分析了弹载MIMO雷达角度搜索方案和雷达下视状态时的目标检测方案。针对基于RTL开发时算法实现复杂度大、空时自适应滤波计算量大等问题,提出采用高层次设计平台进行算法实现,以及采用空-时两级降维的3DT-STAP算法来降低空时自适应滤波的计算量。并在已有的FPGA+DSP架构的硬件平台上实现相关算法模块。完成的主要工作如下:1、分析弹载MIMO雷达基本工作原理,针对导引头不同状态下的目标检测需求,研究了弹载MIMO雷达测速测距测角中常用的几种信号处理算法。针对目标角度搜索,分析比较了3种经典的DOA估计算法,并出于分辨率和计算量的考量,选择基于Capon算法的DOA估计方案。当导引头处于斜下俯冲状态时,建立地杂波模型,并采用空-时域两级降维处理的3DT-STAP方法来生成空时二维滤波器,抑制地杂波对目标检测造成的干扰,同时大大降低算法实现的计算量。2、针对弹载MIMO雷达采样通道多、计算密集等特点,在高性能FPGA+DSP架构的信号处理机平台上实现了弹载MIMO雷达信号处理系统的板卡之间、芯片之间的数据流控制,合理分配大量的计算数据。包括12路ADC数据采集通路、板卡间FPGA高速数据互联和FPGA与DSP之间基于Serial Rapid IO（SRIO）的高速数据传输等。3、针对FPGA传统RTL设计模式下搭建复杂算法模块时设计流程繁复、开发周期长的情况,提出了借助Xilinx高层次综合设计平台High Level Synthesis（HLS）、System Generator for DSP（System Generator）来加速FPGA实现弹载MIMO雷达信号处理算法的方案。并基于以上平台在FPGA中搭建了数字正交下变频、脉冲压缩、基于Capon算法的DOA估计、3DT-STAP算法处理模块等功能模块。在DSP中实现了恒虚警检测和目标凝聚算法。
张政[2]（2020）在《SAR时域成像算法设计与开发》文中研究说明民用领域与军用领域的大量需求促使合成孔径雷达（Synthetic Aperture Radar,SAR）成像技术不断发展。本文研究背景为SAR成像算法在弹载平台的应用。在弹载平台下,SAR成像算法通常需要工作于前侧视模式,这导致雷达回波信号存在严重的距离与方位二维耦合,SAR成像算法的聚焦性能下降。而时域SAR成像算法具有观测几何灵活、聚焦精度高、图像分辨率可控等优点,可以有效的保证SAR成像的聚焦精度。但是,时域成像算法巨大的运算量又限制了它的实际应用。因此,研究时域成像算法的设计与开发问题具有重要意义。本文从时域成像算法原理、算法工程化实现系统设计以及成像算法硬件实现三方面详细阐述了时域成像算法的设计与开发过程。其中,时域成像算法原理方面,首先介绍了基于频谱融合的加速分解后向投影算法（Accelerated Fast Factorized Back-Projection,AFBP）原理,并给出算法的实现流程。针对弹载平台运动误差问题,对基于惯导数据的运动补偿算法以及基于回波数据的图像偏置算法做了详细研究。在算法工程化实现系统设计方面,针对AFBP时域算法本身具有的高度并行性,本文设计了一种基于3片DSP的并行处理架构,并根据成像算法中各模块的成像耗时,确定了算法并行处理系统的工作流程和数据流走向,采用SRIO、Hyper Link和PCIE三种高速接口完成3片DSP间的数据传输,说明了各个传输接口在实际使用过程中所需要注意的问题,最后讨论DSP多核间的通信方式设计,为算法最终的工程化实现打下基础。在算法硬件实现方面,首先通过CMD文件对DSP的内存进行管理,接着根据AFBP成像算法的流程,本文选择了基于数据流的并行数据处理模型,结合并行处理架构,合理分配每片DSP芯片的处理任务,然后通过使用线性汇编函数、查表法和编译器优化等代码优化方法,提升算法的执行效率。最后通过对DSP成像结果的分析,验证了基于多核DSP的AFBP时域成像算法设计与开发的正确性。
任强[3]（2020）在《高速图像处理中的硬件加速技术研究》文中研究表明为满足对高速目标的高精度测量需求,视觉测量系统必须具有高帧率和高分辨率指标,因此提高图像处理系统的吞吐率显得尤为重要。第一,针对高速视觉测量场景中数据调度困难、数据通过率低且难以实现大容量数据存储的问题,本文提出了基于FPGA的软硬件协同加速架构,并根据不同场景下的应用需求,设计了实时测量、图像重算、上传、下传四种工作模式。针对实现过程中单芯片资源有限导致系统映射困难以及冗余度不足的问题,在硬件系统中设计了双核心协同工作机制以达到平衡负载以及提升系统可扩展性的目的。论文通过结合SATA、PCIe以及DDR等高速硬件接口技术,实现了满足高速图像采集、海量数据存储和高速数据缓存功能的数据调度与控制系统,降低了关键路径上的数据调度延迟,提升了系统鲁棒性。第二,针对视觉测量中的标记点识别与特征提取环节处理吞吐率和图像分辨率较低的问题,本文提出了一种基于图像切片的并行连通域搜索与特征值提取方法,通过标签的方式对输入像素进行标记、合并等处理。为实现并行处理能力,算法将输入图像等分为16个图像切片,这些图像切片分别由独立的切片处理模块并行地执行连通域标记与特征值计算。各切片处理完成后再由全局合并模块对切片边界进行合并,并通过乒乓操作将边界合并处理时间折叠到下一帧的切片处理时间中,实现图像的连续处理,有效地提高了算法处理吞吐率。系统性能测试部分,对硬件加速环节中系统传输的正确性、特征提取的正确性、对多分辨率支持、系统处理吞吐率等指标进行了验证并对硬件加速系统的逻辑资源占用、功耗与加速效率等特性进行了分析。实验结果表明,本文所提出硬件加速系统可有效解决高分辨率图像中的标记点搜索与特征提取环节的实时运算问题,使硬件加速系统可实现3GB/s高速数据流的实时调度和处理。与PC处理速率相比,在不同分辨率下连通域搜索与特征提取算法的加速比可达到26～37倍,通过进一步引入ROI技术可实现吞吐率和加速效率成倍地提升。
李佳伟[4]（2020）在《基于无人机测控数据链的角度估计技术研究》文中认为新一代无人机技术以其所具有的微型化、低成本、高综合性等诸多优点,在军事和民用领域获得了广泛的关注与迅速的发展,目前已成为世界各国高精尖技术的研究热点之一。由于无人机往往需要在复杂多变的恶劣环境下执行任务,保证无人机与指挥控制系统的稳定通信便显得尤为重要。本文围绕无人机测控系统中的角度估计技术进行研究,针对传统舰载无人机测控系统功能复杂、软硬件资源开销高、系统测角误差众多等问题,提出了一种基于舰载相控阵通信数据链的测控系统体制,通过对无人机目标的角度估计处理和系统误差校准,实时获取无人机目标的准确空间位置,为测控系统的波束调度提供指导,保证无人机测控数据链通信的稳定可靠。本文主要工作安排如下:首先,依据测控角度估计系统的各项功能指标要求,设计了系统结构和信号模型,给出了测控角度估计系统的整体规划,包括相控阵天线子系统、射频接收子系统、增益控制子系统、搜索捕获子系统和测角子系统的详细设计,分析了 OFDM信号的基本原理和通信性能;其次,依据角度估计性能需求,构建相控阵阵列模型,研究天线方向图形成原理,对相控阵和差波束形成方法进行比较研究,简述了四种单脉冲测角算法的原理步骤,并对比分析了其测角性能,设计了基于OFDM的单脉冲测角算法,并仿真验证了其测角性能;然后,针对测控角度估计系统误差问题,对系统中所存在的误差因素包括和差通道幅相不平衡误差、阵列通道幅相不平衡误差、相位模糊误差和测角参数误差等进行了详细分析,研究了误差来源,通过仿真建模分析了误差对测角精度的影响,设计了误差校准方法,完成了在线误差校准的软件设计和实验测试;最后,针对测控角度估计系统软硬件设计问题,提出了角度估计系统的软硬件解决方案,给出了角度估计系统的整体软硬件规划,构建了测角处理模块与各任务模块的协同处理架构,实现了基于AD9361的射频数据采集功能,设计了信号处理和数据采集流程,完成了角度估计系统中各功能模块间的联调与外场实验环境下的功能验证。
代锴垒[5]（2020）在《宽带认知通信系统上行信道关键技术研究及实现》文中进行了进一步梳理本文主要研究了基于时分长期演进（Time Division Long Term Evolution,TD-LTE）技术的宽带认知集群通信系统上行信道物理层传输技术在多核数字信号处理器（Digital Signal Processor,DSP）上的实现及频域能量检测算法在上行信道干扰检测中的运用。论文首先介绍了宽带集群通信的发展现状及干扰认知技术在集群通信中的关键作用;分析了基于TD-LTE标准的宽带认知通信系统协议架构及协议栈中的干扰认知模块;介绍了物理层资源定义,并详细研究了宽带认知通信系统上行信道物理层链路的关键处理模块;根据协议标准,利用MATLAB仿真平台,搭建了宽带认知通信系统上行信道的浮点数据传输链路,分别在高斯和车载信道下仿真了上行信道传输性能。仿真结果表明,采用16进制正交调制方式,在车载信道下当信噪比达到11.4dB时,误比特率可达到10-4量级,可满足项目需求。论文基于TMS320C6670型多核DSP,搭建了上行信道的定点数据传输链路。论文首先结合DSP的多核并行运算及其他硬件资源特点,拆分组合了上行收发端各功能模块,利用核间同步机制,完成了收发端DSP处理的流程设计;论文深入研究了通过协调调用DSP核心和各协处理器,包括比特级协处理器、快速傅里叶变换协处理器和Turbo解码协处理器,以高效完成上行信道所涉及的信号处理关键模块的详细实现方法;在DSP上完成了支持多用户的宽带认知通信系统上行定点数据传输链路的搭建;测试分析了DSP上行信道收发端各环节的定点处理结果和MATLAB仿真链路的浮点结果之间的精度误差;统计分析了DSP上行信道定点链路各处理模块的时间复杂度;复杂度结果表明单子帧解调时长达到了小于1毫秒的要求,验证了接收端多核流水处理的可行性;在高斯信道和车载信道下,测试分析了DSP上行定点链路的传输性能,与MATLAB浮点链路误码率性能差距为0.3dB左右,符合定点实现要求;最后,在流水线结构和内存两方面对DSP处理的时间复杂度进行了优化。论文研究了频域能量检测算法在宽带认知通信系统上行信道干扰检测中的应用。研究分析了频域能量检测算法的原理,对比了连续均值消除法和前向连续均值消除法的优缺点;研究推导了高斯信道下,当上行信道存在数据传输时,数据符号和导频符号两种背景信号下检测统计量的统计特性,证明了此时的干扰检测与仅存在噪声时的干扰检测类似;在MATLAB上搭建了频域能量检测算法的干扰检测链路,分别在数据信号和导频信号的背景下,针对单音干扰、多音干扰和窄带干扰进行了干扰存在性检测,并特别考虑了针对窄带单载波频分复用干扰信号的检测;仿真结果表明,在数据信号背景下,当窄带单载波频分复用干扰信号的干噪比达到-8.4dB时,检测概率可达到90%。论文最后深入研究、设计并实现了宽带认知通信系统上行链路收发端DSP板卡与媒质接入层上位机和数字中频层FPGA（Field Programmable Gate Array）之间的层间高速通信接口方案。根据宽带认知通信系统的协议标准,分别利用以太网口和高速串口的通信模式,设计、实现并联合测试了上行链路收发端DSP板卡与各相邻层硬件间数据通道和控制通道的通信机制;在各层的调度控制下,测试并验证了上行链路收发端DSP基带处理和感知功能的时序正确性、数据处理正确性和满速率运行的可行性;配合高层协议栈和底层硬件模块完成了宽带认知通信系统的初步联合实现。
乔健[6]（2020）在《基于MicroTCA规范的多通道同步数据采集卡设计与实现》文中研究说明在声纳系统中,获得高精度、高质量的采集数据对整部声纳设备的主要功能和性能起着关键的作用。随着电子系统技术的快速发展,声纳设备中的数据采集设备向着高精度、高速率、多通道、大带宽不断发展。本论文基于电信领域中的MicroTCA架构规范,设计了一款可用于声纳系统中的多通道水声数据采集板卡。该板卡采用标准AMC模块化架构,可实现16通道水声信号的同步采集和实时传输功能。论文首先对AMC模块化采集卡进行了总体设计。基于标准MicroTCA系统,提出了AMC模块化采集卡的功能和设计指标。然后采用自顶向下设计方法,将采集卡划分为核心控制单元、AMC接口单元、模数转换单元、内部接口单元和系统供电单元五个功能单元,并提出了各单元的主要功能和技术指标要求。随后分别对五个功能单元的芯片选型、管脚配置和硬件电路进行了详细设计。并对AMC模块化采集卡PCB板进行了设计与绘制。然后对AMC模块化数据采集卡的软件进行了程序设计。软件程序分AMC智能管理、数据采集、数据传输、网络通信4个主要部分。首先对AMC模块的上电激活和热插拔过程设计,并对数据采集程序中的SPI时序的采集、串并转换、FIFO缓存和跨时钟域的亚稳态消除程序进行了详细设计。基于u PP通信接口,分别对FPGA端和DSP端的u PP接口程序进行了详细设计,重点对引脚配置、操作模式和中断配置的具体流程进行了设计。并基于DSP上的SYS/BIOS实时操作系统,采用TCP/UDP传输协议,实现了采集数据高速传输功能。最后对设计的数据采集板卡进行功能和性能测试。首先对AMC板卡智能管理、电源模块和各通道幅频一致性进行测试,并分别使用正弦信号和线性调频信号对板卡的16通道数据采集功能进行测试,验证高采样率下数据采集、内部通信和网络传输功能,并进行了测试结果分析。从测试结果可以看出,该数据采集板卡功能正常,数据采集结果准确,性能指标达到设计要求,可以满足水声领域数据采集的需要。
宋祥伟[7]（2020）在《基于FPGA的低空探测雷达信号处理系统的研究与实现》文中研究表明低空探测雷达是一种以对低空目标进行探测与跟踪为主要任务的雷达。现场可编辑门阵列（FPGA）已广泛应用于雷达信号处理。本文基于某低空探测雷达课题,研究了一种双通道、宽窄复合脉冲体制雷达的信号处理方案,进行了算法分析与仿真,并完成了信号处理算法在FPGA上的设计与实现,最后完成了系统调试及外场测试。本文主要内容分为五个部分。1.雷达结构、波形选择及信号处理方案设计:此部分首先明确了雷达性能参数及工作模式参数,设计了雷达系统结构,由于雷达需要兼备远、近距离探测能力,且要求测距盲区尽可能小,所以采用了改进的雷达信号形式,即宽窄脉冲复合信号,最后设计出完整的信号处理方案。2.信号处理算法分析与仿真:此部分首先分析了带通采样定理,然后基于本课题采用的宽窄脉冲复合信号,对信号处理中的算法进行了研究与分析,算法包括数字下变频（DDC）、脉冲压缩、MTD及和差比幅测角,并针对宽窄复合脉冲信号的特点提出了脉冲压缩距离门拼接方法,通过MATLAB对宽窄脉冲复合信号处理流程进行了仿真。3.硬件设计:此部分从信号处理系统需求分析入手,详细讨论了雷达信号处理系统的硬件设计,在给出信号处理器的整体架构设计方案后,探讨了FPGA芯片性能及使用配置情况;然后依次对电源模块、时钟模块、DDR3存储模块、ADC采样模块进行了设计;最后给出FPGA相关接口设计方案。4.FPGA设计与实现:此部分设计了信号处理算法在FPGA上的实现结构,保证信号处理实时性,并通过Model Sim仿真做出分析与验证;对工程设计中遇到的资源复用与数据截位问题提出了自己的优化方法。5.系统调试及外场测试:此部分是对雷达信号处理系统的调试及外场测试,阐述了各硬件模块的调试方法,给出了调试结果;单独调试相关接口实现了正常通信;采用模拟器和信号处理器联调的方法,完成了信号处理系统的调试;雷达外场测试时,利用Chip Scope实时观察雷达对动、静目标的探测情况。论文经过方案设计、理论研究、硬件设计、软件编程、系统调试及外场测试,完成了基于FPGA的低空探测雷达信号处理系统的设计与实现。
张倩[8]（2020）在《基于多核DSP的雷达信号处理系统的研究与实现》文中提出恒虚警、目标凝聚和单脉冲和差测角是雷达信号处理中的关键环节,可以有效提高雷达的目标检测性能,获得准确的目标空间位置、径向速度和幅度信息。随着雷达技术的不断发展,对雷达信号处理硬件平台核心处理器的实时性、快速性和大数据处理能力提出了更严格的要求,高性能多核DSP是实现上述要求的关键。本文结合某低空探测机扫雷达项目,在多核DSP TMS320C6678上研究并实现了雷达信号处理系统的软件方案,按照从理论验证到接口设计,再到多核实现,最后到系统联调的顺序进行研究。首先是信号处理算法研究。仿真邻近单元平均恒虚警算法进行,在此基础上使用改进的平均选大和选小方法,分别有效消除因杂波边缘和紧邻目标带来的检测局限性;对比分析传统目标凝聚和新的连通域凝聚算法,给出各自仿真结果,选择凝聚效果更好、效率更高的后者实现;推导出单脉冲和差测角的计算公式并给出仿真结果。接着是通信接口研究。制定一套雷达通信方案,实现对与雷达前端设备的控制,实现与FPGA之间的高速数据传输,将处理信息在上位机上显示。给出需使用到的GPIO、EMIF、SRIO和千兆以太网接口的驱动软件设计方法,完成DSP与终端之间的网口通信测试,DSP与FPGA之间的SRIO、GPIO、EMIF接口通信测试,测定SRIO和网口的传输带宽,确定通信性能达到设计需求。然后是多核实现。因单核实现无法进行连续高速处理,提出一种基于SYS/BIOS实时操作系统的多核、多任务、流水线乒乓处理的软件实现方案,其中使用EDMA搬移数据节省数据传输时间,使用稳定快速的Message Q方式完成核间通信并解决Cache一致性问题,最大化利用读取速度较快的L2SRAM内存以空间换时间,所有核并行执行不同的任务,L2SRAM内存平均利用率达86%,每隔1.6ms完成一次信息上报。最后,对整个设计进行系统调试和性能评估。利用中频雷达回波模拟器模拟回波,调试初始化、接口、EDMA、信号处理、核间通信等模块,对比模拟与实际处理的CPI个数以及目标信息,验证整个系统的正确性、稳定性和快速性。论文研究的雷达信号处理系统满足高速数据处理要求,且具备连续运行的稳定性和可靠性,能完成对雷达目标的定位,为项目雷达的成功研制奠定了基础。
陈广雷[9]（2019）在《基于MiniVPX架构的导引头信号处理机研制》文中研究说明MiniVPX小型化系统平台适用于对设备尺寸、重量、功耗和成本等资源受约束的应用场景。相较于传统OpenVPX 3U标准,MiniVPX因其集成度更高、体积更小等优越特性,能够为弹载、无人机和小卫星等平台提供一种标准模块化的电子系统硬件解决方案。本文依据该标准研制了一种小型化可扩展的导引头信号处理机,完成的主要工作如下:1、提出了基于MiniVPX架构的导引头信号处理机设计方案;开发了信号采集预处理、信号处理、中心控制与通信以及波形生成等多个功能板卡;构建了各个单元模块间的高速数据互联以及控制总线传递链路;突破了单元模块的设计难点与关键技术,包括模拟前端调理电路设计、多通道高速模数转换同步设计以及数字信号处理器上电时序控制方法等。2、分析了系统功能单元的电源完整性与信号完整性,使用HyperLynx仿真工具对EDA（Electronics Design Automation,电子设计自动化）设计的电路进行直流压降仿真、DDR3 SDRAM存储器接口仿真以及板间高速互联链路仿真。并对仿真结果进行分析,确定了功能单元模块的电气性能。3、完成了新型高速模数转换器接口驱动程序的设计,阐释了雷达信号预处理的FPGA实现方法,测试了系统平台的关键性能指标。最后通过脉冲多普勒雷达模拟实验充分验证了信号处理机的硬件设计及软件设计的合理性、正确性。
刘欢[10]（2019）在《弹载MIMO雷达实时信号处理机研制》文中进行了进一步梳理MIMO（Multi-Input Multi-Output）雷达与传统的相控阵雷达相比,在目标检测、参数估计、干扰抑制以及低截获等方面具有更为明显的优势。MIMO雷达因其体制的优越性能将成为下一代精确制导武器技术的研究热点,因此研制弹载MIMO雷达实时信号处理机具有重要的研究价值。本文完成的主要工作如下:1、采用异构可重构计算架构,设计了一种多板卡协同的高性能、低功耗、小型化弹载MIMO雷达实时信号处理机,包括12通道高速D/A信号产生板卡、12通道高速A/D信号采集预处理板卡、高性能FPGA+多核DSP并行处理板以及高传输带宽数据转接板,完成了12通道A/D和D/A高精度同步设计。2、针对多通道幅相一致性在线校准问题,研究了通道间同步误差来源,并通过建模仿真分析了通道间幅相不一致性对MIMO雷达信号处理算法的影响。同时依据窄带信号的幅相误差校准原理,完成了在线校准及补偿的软件设计与功能实现,提升了收发通道间的幅相一致性。3、依据弹载MIMO雷达的工作时序,构建了信号处理机与各弹载分机协同的程序框架,开发了雷达时序主控程序与信号处理底层BSP（Board Support Package）板级支持包,实现了MIMO雷达中频信号预处理功能,完成了信号处理机的硬件集成、调试与模拟环境下的功能验证。
二、DSP间高速数据传输的设计及实现（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、DSP间高速数据传输的设计及实现（论文提纲范文）
（1）弹载MIMO雷达目标检测算法实现研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究动态 |
| 1.3 本文的论文安排 |
| 第二章 弹载MIMO雷达目标检测原理 |
| 2.1 弹载MIMO雷达应用场景 |
| 2.2 弹载MIMO雷达基本原理 |
| 2.2.1 MIMO雷达基本收发模型 |
| 2.2.2 基于OFDM-LFM的MIMO雷达正交波形 |
| 2.2.3 MIMO雷达匹配滤波 |
| 2.2.4 基于子阵的数字波束形成技术 |
| 2.2.5 线性约束最小方差准则和最小方差无畸变响应 |
| 2.3 弹载MIMO雷达信号处理通用处理方法 |
| 2.3.1 信号预处理 |
| 2.3.2 波束形成和脉冲压缩 |
| 2.3.3 恒虚警检测 |
| 2.3.4 目标凝聚 |
| 2.4 弹载MIMO雷达的目标角度搜索方法 |
| 2.4.1 CBF算法 |
| 2.4.2 Capon算法 |
| 2.4.3 MUSIC算法 |
| 2.4.4 谱峰搜索 |
| 2.5 弹载MIMO雷达下视状态下的目标检测方法 |
| 2.5.1 弹载MIMO雷达回波信号模型 |
| 2.5.2 弹载MIMO雷达空时自适应处理 |
| 2.5.3 空-时域两级降维的 3DT-STAP处理 |
| 2.6 本章小结 |
| 第三章 弹载MIMO雷达目标检测算法实现平台 |
| 3.1 弹载MIMO雷达信号处理平台概况 |
| 3.1.1 目标检测算法实现的硬件框架 |
| 3.1.2 弹载MIMO雷达信号处理机层次结构 |
| 3.1.3 多路ADC驱动及跨时钟域处理 |
| 3.1.4 ADC采样波门和脉冲截取 |
| 3.1.5 基于Aurora协议的FPGA片间高速数据接口 |
| 3.1.6 基于SRIO的高速互联端口 |
| 3.2 FPGA高层次开发设计平台介绍 |
| 3.2.1 System Generator开发平台与设计流程 |
| 3.2.2 HLS开发平台与设计流程 |
| 3.3 本章小结 |
| 第四章 弹载MIMO雷达信号处理算法硬件实现 |
| 4.1 硬件实现流程 |
| 4.1.1 信号预处理硬件实现流程 |
| 4.1.2 目标角度搜索方法硬件实现流程 |
| 4.1.3 空-时域两级降维的3DT-STAP算法硬件实现流程 |
| 4.2 数字正交下变频模块 |
| 4.3 脉冲压缩处理模块 |
| 4.4 DBF模块 |
| 4.5 基于Capon算法的DOA估计处理模块 |
| 4.5.1 协方差矩阵产生和求逆模块 |
| 4.5.2 Capon谱求解模块 |
| 4.6 3DT-STAP算法部分处理模块 |
| 4.6.1 协方差矩阵产生和求逆模块 |
| 4.6.2 最优权向量生成模块 |
| 4.7 DSP端的目标检测与搜索实现 |
| 4.7.1 数据接收与转换 |
| 4.7.2 CFAR检测 |
| 4.7.3 目标凝聚 |
| 4.8 本章小节 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（2）SAR时域成像算法设计与开发（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 时域成像算法研究现状 |
| 1.2.2 SAR成像算法处理平台研究现状 |
| 1.3 本文工作与内容安排 |
| 第二章 SAR时域成像算法 |
| 2.1 引言 |
| 2.2 加速分解后向投影算法 |
| 2.2.1 BP积分原理 |
| 2.2.2 AFBP算法原理 |
| 2.2.3 AFBP算法流程 |
| 2.3 运动补偿算法 |
| 2.3.1 基于惯导数据的运动补偿 |
| 2.3.2 图像偏置算法 |
| 2.4 仿真实验 |
| 2.5 本章小结 |
| 第三章 基于多核DSP的成像算法系统设计 |
| 3.1 引言 |
| 3.2 信号处理系统设计 |
| 3.2.1 信号处理器简介 |
| 3.2.2 硬件平台介绍 |
| 3.2.3 SAR成像算法并行架构设计 |
| 3.3 片间通信以及核间通信方式设计 |
| 3.3.1 SRIO接口设计 |
| 3.3.2 Hyperlink接口设计 |
| 3.3.3 PCIE接口设计 |
| 3.3.4 多核DSP核间通信方式设计 |
| 3.4 本章小结 |
| 第四章 基于多核DSP的成像算法硬件实现 |
| 4.1 引言 |
| 4.2 AFBP成像算法DSP实现 |
| 4.2.1 DSP内存资源划分 |
| 4.2.2 并行模式选择 |
| 4.2.3 多片与多核同步设计 |
| 4.2.4 多片与多核任务分配 |
| 4.3 AFBP成像算法优化设计 |
| 4.3.1 算法实现空间优化设计 |
| 4.3.2 算法实现时间优化设计 |
| 4.4 仿真与实测数据结果验证 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 5.1 本文工作总结 |
| 5.2 后续研究展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（3）高速图像处理中的硬件加速技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 选题背景与研究意义 |
| 1.1.1 图像处理引入硬件加速的必要性 |
| 1.1.2 图像处理中的硬件加速技术分析 |
| 1.1.3 视觉测量中标记点识别与特征提取的重要性 |
| 1.2 国内外研究现状与发展趋势 |
| 1.2.1 基于FPGA的图像加速系统研究现状 |
| 1.2.2 连通域搜索与特征值提取算法的硬件加速现状 |
| 1.3 主要研究内容 |
| 1.4 本文章节安排 |
| 2 基于FPGA的软硬件协同加速架构 |
| 2.1 硬件加速架构设计 |
| 2.2 软硬件协同工作机制设计 |
| 2.2.1 引言 |
| 2.2.2 实时测量模式 |
| 2.2.3 图像重算模式 |
| 2.2.4 图像上传模式 |
| 2.2.5 图像下传模式 |
| 2.3 上位机软件架构设计 |
| 2.4 硬件系统架构设计 |
| 2.4.1 硬件平台 |
| 2.4.2 任务切割与映射 |
| 2.4.3 图像实时采集与存储 |
| 2.4.4 图像实时处理与软硬件交互 |
| 2.5 本章小结 |
| 3 图像预处理算法硬件加速设计 |
| 3.1 引言 |
| 3.2 图像拉伸算法 |
| 3.2.1 算法原理 |
| 3.2.2 算法仿真 |
| 3.3 图像二值化算法 |
| 3.3.1 算法原理 |
| 3.3.2 算法仿真 |
| 3.4 算法硬件加速架构设计 |
| 3.5 基于并行与流水的算法实现 |
| 3.5.1 最值均值计算模块 |
| 3.5.2 阈值参数计算模块 |
| 3.5.3 拉伸二值模块 |
| 3.6 本章小结 |
| 4 连通域搜索与特征值提取硬件加速 |
| 4.1 连通域搜索原理 |
| 4.1.1 单次遍历串行搜索 |
| 4.1.2 单次遍历并行搜索 |
| 4.2 特征值提取原理 |
| 4.3 硬件加速架构设计 |
| 4.3.1 算法参数与功能定义 |
| 4.3.2 实现架构 |
| 4.4 硬件设计与性能分析 |
| 4.4.1 数据分配 |
| 4.4.2 切片连通域搜索 |
| 4.4.3 切片特征值计算 |
| 4.4.4 边界标签管理 |
| 4.4.5 全局合并 |
| 4.4.6 特征值提交模块 |
| 4.4.7 感兴趣区域选取 |
| 4.5 本章小结 |
| 5 系统性能测试 |
| 5.1 测试平台介绍 |
| 5.1.1 加速系统负载平台 |
| 5.1.2 外部测试工具 |
| 5.1.3 测试平台搭建 |
| 5.2 测试指标 |
| 5.3 测试方案 |
| 5.4 测试结果及分析 |
| 5.4.1 第一类指标 |
| 5.4.2 第二类指标 |
| 5.5 本章小结 |
| 总结与展望 |
| 致谢 |
| 参考文献 |
| 攻读学位期间取得的研究成果 |
（4）基于无人机测控数据链的角度估计技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 目标角度估计研究现状 |
| 1.2.2 无人机测控数据链研究现状 |
| 1.2.3 基于测控数据链的目标角度估计研究现状 |
| 1.3 论文主要工作及内容安排 |
| 第二章 舰载无人机测控角度估计系统结构与信号模型 |
| 2.1 舰载无人机测控角度估计系统结构 |
| 2.1.1 测控角度估计系统功能指标分析与整体设计 |
| 2.1.2 测控角度估计系统的天线子系统设计 |
| 2.1.3 测控角度估计系统的射频接收子系统设计 |
| 2.1.4 测控角度估计系统的自动增益控制子系统设计 |
| 2.1.5 测控角度估计系统的搜索捕获子系统设计 |
| 2.1.6 测控角度估计系统的测角子系统设计 |
| 2.2 OFDM信号模型 |
| 2.2.1 OFDM信号基本原理 |
| 2.2.2 OFDM信号波形分析 |
| 2.2.3 OFDM信号误码率分析 |
| 2.3 本章小结 |
| 第三章 测控角度估计系统测角算法研究 |
| 3.1 相控阵天线阵列模型 |
| 3.1.1 线性相控阵天线阵列 |
| 3.1.2 矩形平面相控阵天线阵列 |
| 3.1.3 仿真结果与分析 |
| 3.2 相控阵天线和差波束形成 |
| 3.2.1 双指向和差法 |
| 3.2.2 直接和差加权法 |
| 3.2.3 对称取反法 |
| 3.2.4 仿真结果与分析 |
| 3.3 相控阵单脉冲测角算法 |
| 3.3.1 双波束直接比幅 |
| 3.3.2 双波束直接鉴相 |
| 3.3.3 振幅和差单脉冲 |
| 3.3.4 相位和差单脉冲 |
| 3.3.5 仿真结果与分析 |
| 3.4 基于OFDM的单脉冲测角算法 |
| 3.4.1 测角算法的选择 |
| 3.4.2 基于OFDM的测角算法设计 |
| 3.4.3 仿真结果与分析 |
| 3.5 本章小结 |
| 第四章 测控角度估计系统误差分析与校准 |
| 4.1 和差通道幅相不平衡误差分析 |
| 4.1.1 和差通道幅相不平衡误差模型 |
| 4.1.2 和差通道幅相不平衡误差模型仿真 |
| 4.1.3 和差通道幅相不平衡误差对测角精度影响分析 |
| 4.1.4 和差通道幅相不平衡误差对测角精度影响仿真 |
| 4.2 和差通道幅相不平衡误差校准 |
| 4.2.1 和差通道幅相误差校准原理 |
| 4.2.2 和差通道幅相误差在线校准设计 |
| 4.2.3 和差通道幅相误差校准系统测试与分析 |
| 4.3 阵列通道幅相不平衡误差分析 |
| 4.3.1 阵列通道幅相不平衡误差模型 |
| 4.3.2 阵列通道幅相不平衡误差对测角精度影响分析 |
| 4.3.3 阵列通道幅相不平衡误差对测角精度影响仿真 |
| 4.4 阵列通道幅相不平衡误差校准 |
| 4.4.1 阵列通道幅相误差在线校准设计 |
| 4.4.2 阵列通道幅相误差校准系统测试与分析 |
| 4.5 解相位模糊与测角参数误差分析 |
| 4.5.1 相位模糊误差来源分析 |
| 4.5.2 解相位模糊误差 |
| 4.5.3 测角参数误差分析 |
| 4.5.4 仿真结果与分析 |
| 4.6 本章小结 |
| 第五章 测控角度估计系统信号处理算法的软硬件实现 |
| 5.1 角度估计系统整体设计 |
| 5.1.1 角度估计系统功能概述 |
| 5.1.2 信号处理器芯片选型 |
| 5.1.3 角度估计系统数据接口设计 |
| 5.1.4 角度估计系统硬件设计实现 |
| 5.2 角度估计系统射频数据采集模块设计 |
| 5.2.1 数据采集模块设计分析 |
| 5.2.2 AD9361芯片介绍 |
| 5.2.3 AD9361工作原理 |
| 5.2.4 AD9361关键寄存器配置 |
| 5.2.5 基于DSP的AD9361寄存器配置 |
| 5.3 角度估计系统信号处理模块设计 |
| 5.3.1 信号处理流程设计 |
| 5.3.2 信号采集流程设计 |
| 5.3.3 SRIO通信接口设计 |
| 5.4 测角算法的软件实现 |
| 5.4.1 和差测角的DSP实现 |
| 5.4.2 和差测角的外场测试 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 本文总结 |
| 6.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（5）宽带认知通信系统上行信道关键技术研究及实现（论文提纲范文）
| 摘要 |
| abstract |
| 缩略词表 |
| 第一章 绪论 |
| 1.1 论文的研究背景及意义 |
| 1.1.1 TD-LTE宽带集群通信系统 |
| 1.1.2 干扰认知技术在集群通信中的应用 |
| 1.2 论文的主要研究内容 |
| 1.3 论文结构及内容安排 |
| 第二章 宽带认知通信系统上行链路设计及仿真 |
| 2.1 宽带认知通信系统协议栈概述 |
| 2.2 宽带认知通信系统物理层资源 |
| 2.2.1 时域资源 |
| 2.2.2 频域资源 |
| 2.2.3 空间域资源 |
| 2.3 宽带认知通信系统上行链路关键模块设计 |
| 2.3.1 比特级处理模块 |
| 2.3.2 符号级处理模块 |
| 2.4 宽带认知通信系统上行链路仿真分析 |
| 2.4.1 高斯信道 |
| 2.4.2 车载信道 |
| 2.5 本章小结 |
| 第三章 基于DSP的宽带认知通信系统上行基带链路实现 |
| 3.1 德州仪器C6670型DSP结构及性能概述 |
| 3.2 上行链路总体流程及多核任务设计 |
| 3.2.1 用户侧多核设计 |
| 3.2.2 基站侧多核设计 |
| 3.3 上行链路用户侧实现 |
| 3.3.1 多核处理器与协处理器任务架构设计 |
| 3.3.2 基于BCP的比特级处理模块 |
| 3.3.3 基于FFTC的符号级处理模块 |
| 3.4 上行链路基站侧实现 |
| 3.4.1 多核处理器与协处理器任务架构设计 |
| 3.4.2 基于FFTC的空口时域信号处理 |
| 3.4.3 基于处理器核心的信道估计和均衡 |
| 3.4.4 基于BCP和 TCP3d的解比特级处理 |
| 3.5 上行链路性能测试 |
| 3.5.1 时间复杂度和数据精度 |
| 3.5.2 典型信道传输性能 |
| 3.6 上行链路实现优化 |
| 3.6.1 基站侧接收端多核流水线架构优化 |
| 3.6.2 基站侧接收端内存优化 |
| 3.7 本章小结 |
| 第四章 宽带认知通信系统上行信道干扰检测技术研究 |
| 4.1 无线通信系统中常见干扰及频域能量检测算法 |
| 4.1.1 常见干扰 |
| 4.1.2 频域能量检测算法 |
| 4.2 宽带认知通信系统中上行信道干扰检测算法 |
| 4.2.1 DMRS信号背景下的检测统计特性 |
| 4.2.2 SC-FDMA背景信号下的检测统计特性 |
| 4.2.3 上行信道干扰检测方法 |
| 4.3 宽带认知通信系统中上行信道干扰检测仿真 |
| 4.3.1 DMRS背景信号下的干扰检测仿真 |
| 4.3.2 SC-FDMA背景信号下的干扰检测仿真 |
| 4.3.3 两种背景信号下的干扰检测性能对比 |
| 4.4 本章小结 |
| 第五章 宽带认知通信系统联合测试与实现 |
| 5.1 宽带认知通信系统的系统架构 |
| 5.2 上行链路层间通信协议设计及联合测试 |
| 5.2.1 MAC层和上行DSP之间的通信协议设计 |
| 5.2.2 FPGA和上行DSP之间的通信协议设计 |
| 5.2.3 用户侧和基站侧上行DSP接口及功能联合测试 |
| 5.3 宽带认知通信系统整体实现 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 全文总结及主要贡献 |
| 6.2 对未来工作的展望 |
| 致谢 |
| 参考文献 |
| 个人简历 |
| 附录 |
（6）基于MicroTCA规范的多通道同步数据采集卡设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 论文研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 论文主要研究内容 |
| 第2章 AMC模块化采集卡总体设计 |
| 2.1 MicroTCA系统 |
| 2.2 AMC采集板卡的功能和设计指标 |
| 2.3 系统总体方案设计 |
| 2.4 系统各单元方案设计 |
| 2.5 本章小结 |
| 第3章 AMC采集卡硬件设计与实现 |
| 3.1 核心控制单元设计 |
| 3.1.1 FPGA芯片的选型 |
| 3.1.2 DSP芯片的选型 |
| 3.1.3 核心板芯片选型与外围电路 |
| 3.2 AMC接口单元设计 |
| 3.2.1 AMC管理引脚设计 |
| 3.2.2 AMC通信引脚设计 |
| 3.3 模数转换单元设计 |
| 3.3.1 采集芯片的选型 |
| 3.3.2 模数转换电路设计 |
| 3.4 内部接口单元设计 |
| 3.4.1 uPP接口设计 |
| 3.4.2 以太网网络接口设计 |
| 3.5 系统供电单元设计 |
| 3.5.1 系统电源需求 |
| 3.5.2 电源转换芯片的选取 |
| 3.5.3 供电电路设计 |
| 3.6 电路PCB设计 |
| 3.7 本章小结 |
| 第4章 系统软件程序设计与实现 |
| 4.1 综述 |
| 4.2 AMC智能管理程序设计 |
| 4.2.1 AMC模块激活过程设计 |
| 4.2.2 热插拔过程设计 |
| 4.3 数据采集程序设计 |
| 4.3.1 SPI程序设计 |
| 4.3.2 串并转换 |
| 4.3.3 FIFO缓存 |
| 4.3.4 跨时钟域的亚稳态消除 |
| 4.4 FPGA与 DSP之间u PP接口通信 |
| 4.4.1 uPP通信的FPGA程序设计 |
| 4.4.2 uPP通信的DSP程序设计 |
| 4.5 网络传输程序设计 |
| 4.5.1 TCP/UDP协议介绍 |
| 4.5.2 SYS/BIOS操作系统介绍 |
| 4.5.3 DSP网络程序设计 |
| 4.6 本章小结 |
| 第5章 系统测试与验证 |
| 5.1 AMC板卡智能管理测试 |
| 5.2 电源模块测试 |
| 5.3 幅相一致性测试 |
| 5.3.1 幅度一致性测试 |
| 5.3.2 相位一致性测试 |
| 5.4 系统功能测试 |
| 5.4.1 数据采集测试 |
| 5.4.2 FPGA与 DSP通信测试 |
| 5.4.3 DSP与上位机网口通信测试 |
| 5.5 总体功能测试 |
| 5.6 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文和取得的科研成果 |
| 致谢 |
（7）基于FPGA的低空探测雷达信号处理系统的研究与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景和意义 |
| 1.2 国内外研究现状及发展动态 |
| 1.3 本文主要工作和章节安排 |
| 2 雷达结构、波形选择及信号处理方案设计 |
| 2.1 引言 |
| 2.2 雷达指标要求、系统结构及波形选择 |
| 2.2.1 雷达信号处理系统主要参数要求 |
| 2.2.2 雷达工作模式相关参数要求 |
| 2.2.3 雷达系统结构 |
| 2.2.4 波形选择与参数设计 |
| 2.3 信号处理方案设计 |
| 2.4 本章小结 |
| 3 信号处理算法分析与仿真 |
| 3.1 引言 |
| 3.2 带通采样定理 |
| 3.3 线性调频宽窄脉冲复合信号特性分析 |
| 3.4 线性调频宽窄脉冲复合信号数字下变频 |
| 3.5 线性调频脉冲信号脉冲压缩 |
| 3.5.1 脉冲压缩体制雷达 |
| 3.5.2 匹配滤波 |
| 3.5.3 脉冲压缩处理方法及加窗特性 |
| 3.6 动目标检测(MTD) |
| 3.7 和差比幅测角 |
| 3.8 零中频和差双通道信号处理的MATLAB仿真 |
| 3.8.1 零中频处理后和差双通道信号处理流程设计 |
| 3.8.2 宽、窄脉冲脉压后距离门拼接的MATLAB仿真 |
| 3.8.3 零中频处理后和差双通道信号处理MATLAB仿真 |
| 3.9 本章小结 |
| 4 信号处理系统硬件设计 |
| 4.1 引言 |
| 4.2 雷达信号处理器的整体架构设计 |
| 4.3 FPGA芯片性能及使用配置 |
| 4.3.1 FPGA芯片性能 |
| 4.3.2 FPGA的使用及配置 |
| 4.4 电源模块的设计 |
| 4.4.1 信号处理器的电源需求分析 |
| 4.4.2 信号处理器的电源模块设计 |
| 4.5 时钟模块的设计 |
| 4.5.1 信号处理器的时钟需求分析 |
| 4.5.2 信号处理器的时钟模块设计 |
| 4.6 DDR3 存储模块的设计 |
| 4.7 ADC采样模块的设计 |
| 4.7.1 AD9650 芯片的工作模式及电路设计 |
| 4.7.2 AD9650 芯片的性能评估 |
| 4.8 FPGA相关接口的设计 |
| 4.8.1 FPGA与前端硬件设备的时序控制接口设计 |
| 4.8.2 FPGA与 DSP间接口设计 |
| 4.9 本章小结 |
| 5 信号处理的FPGA设计与实现 |
| 5.1 引言 |
| 5.2 数字下变频的FPGA设计与实现 |
| 5.2.1 DDC实现结构 |
| 5.2.2 DDC实现结构中主要IP核的应用 |
| 5.2.3 DDC在 FPGA上的实现 |
| 5.3 脉冲压缩的FPGA设计与实现 |
| 5.3.1 脉冲压缩实现结构 |
| 5.3.2 脉冲压缩结构中FFT IP核的使用 |
| 5.3.3 脉冲压缩在FPGA上的实现 |
| 5.4 MTD的 FPGA设计与实现 |
| 5.5 FPGA资源复用及数据截位问题 |
| 5.5.1 FPGA的资源复用 |
| 5.5.2 数据截位问题 |
| 5.6 本章小结 |
| 6 系统调试及外场测试 |
| 6.1 引言 |
| 6.2 硬件平台调试 |
| 6.2.1 时钟系统调试 |
| 6.2.2 DDR3 模块调试 |
| 6.2.3 A/D数据采集模块调试 |
| 6.3 相关接口调试 |
| 6.3.1 时序控制接口模块的调试 |
| 6.3.2 EMIF16 接口的调试 |
| 6.3.3 SRIO接口的调试 |
| 6.4 信号处理系统调试 |
| 6.5 外场测试 |
| 6.6 本章小结 |
| 7 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（8）基于多核DSP的雷达信号处理系统的研究与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景和意义 |
| 1.2 国内外研究现状 |
| 1.2.1 雷达信号处理发展概述 |
| 1.2.2 多核DSP发展概述 |
| 1.3 论文结构安排 |
| 2 雷达项目要求及处理方案设计 |
| 2.1 引言 |
| 2.2 雷达工作模式及参数说明 |
| 2.3 线性调频长、短脉冲复合信号的处理 |
| 2.4 雷达结构 |
| 2.5 信号处理系统方案设计 |
| 2.6 本章小结 |
| 3 雷达信号处理算法分析及MATLAB仿真 |
| 3.1 引言 |
| 3.2 恒虚警处理 |
| 3.2.1 单元平均恒虚警算法分析与仿真 |
| 3.2.2 单元平均恒虚警的改进方法 |
| 3.3 目标凝聚处理 |
| 3.3.1 传统目标凝聚算法分析与仿真 |
| 3.3.2 连通域目标凝聚算法分析与仿真 |
| 3.4 单脉冲和差测角 |
| 3.5 本章小结 |
| 4 基于TMS320C6678 的雷达系统接口设计与实现 |
| 4.1 引言 |
| 4.2 雷达系统接口方案设计 |
| 4.2.1 总体方案设计 |
| 4.2.2 操控软件与DSP间接口 |
| 4.2.3 微波单元与数字处理单元接口 |
| 4.2.4 伺服单元与数字处理单元接口 |
| 4.2.5 T/R组件与数字处理单元接口 |
| 4.3 GPIO接口设计 |
| 4.3.1 基本介绍 |
| 4.3.2 GPIO中断程序调试 |
| 4.4 EMIF接口设计 |
| 4.4.1 基本介绍 |
| 4.4.2 与FPGA通信软件设计与调试结果 |
| 4.5 SRIO接口设计 |
| 4.5.1 基本介绍 |
| 4.5.2 与FPGA通信软件设计与调试结果 |
| 4.6 千兆以太网口设计 |
| 4.6.1 基本介绍 |
| 4.6.2 基于NDK的软件设计与调试结果 |
| 4.7 本章小结 |
| 5 基于SYS/BIOS实时操作系统的多核DSP软件设计与实现 |
| 5.1 引言 |
| 5.2 SYS/BIOS实时操作系统 |
| 5.2.1 基本介绍 |
| 5.2.2 体系架构 |
| 5.2.3 基于SYS/BIOS实时操作系统的软件开发 |
| 5.3 C6678 初始化 |
| 5.3.1 C6678 锁相环 |
| 5.3.2 DDR3 初始化 |
| 5.4 信号处理算法设计 |
| 5.4.1 EDMA数据搬移 |
| 5.4.2 恒虚警处理设计 |
| 5.4.3 目标凝聚和测角设计 |
| 5.4.4 单核实现资源时间分析 |
| 5.5 多核运行方案设计 |
| 5.5.1 C6678 多核工作方式 |
| 5.5.2 多核运行方案 |
| 5.6 核间通信方案设计 |
| 5.6.1 IPC核间同步 |
| 5.6.2 IPC核间通信 |
| 5.6.3 核间通信方案 |
| 5.6.4 Cache一致性 |
| 5.8 多核资源分配及时间分析 |
| 5.9 本章小结 |
| 6 系统调试 |
| 6.1 引言 |
| 6.2 模拟目标 |
| 6.3 各阶段调试结果 |
| 6.4 操控软件结果显示 |
| 6.5 本章小结 |
| 7 结束语 |
| 7.1 本文内容总结 |
| 7.2 工作展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（9）基于MiniVPX架构的导引头信号处理机研制（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 标准嵌入式系统的发展历史及现状 |
| 1.3 小型化标准嵌入式系统的发展状况总结 |
| 1.4 论文工作及章节安排 |
| 第二章 小型化导引头信号处理机技术研究 |
| 2.1 引言 |
| 2.2 雷达导引头的信号处理系统分析 |
| 2.3 基于Mini VPX规范的导引头信号处理机构建 |
| 2.4 本章小结 |
| 第三章 基于Mini VPX的导引头信号处理机设计 |
| 3.1 引言 |
| 3.2 Mini VPX系统平台功能单元的互联设计 |
| 3.3 Mini VPX系统平台的功能单元模块设计 |
| 3.3.1 信号采集及预处理功能单元的设计 |
| 3.3.2 信号处理功能单元的设计 |
| 3.3.3 波形生成功能单元的设计 |
| 3.3.4 中心控制与通信功能单元设计 |
| 3.4 系统平台的单元模块设计难点与关键技术分析 |
| 3.4.1 AD模拟前端设计 |
| 3.4.2 多片JESD204B接口的高速AD芯片同步的时钟拓扑设计 |
| 3.4.3 DSP处理器电源的上电时序控制设计 |
| 3.5 本章小结 |
| 第四章 电源完整性与信号完整性仿真分析 |
| 4.1 引言 |
| 4.2 仿真前的准备工作 |
| 4.3 直流压降仿真仿真分析 |
| 4.4 DDR3 SDRAM接口电路的SI分析 |
| 4.4.1 DDR3 SDRAM接口电路的拓扑检查 |
| 4.4.2 DDR3 SDRAM接口电路SI仿真 |
| 4.4.3 DDR3 SDRAM仿真总结 |
| 4.5 模块之间高速互联仿真分析 |
| 4.6 本章小结 |
| 第五章 Mini VPX系统平台的实现与测试 |
| 5.1 引言 |
| 5.2 Mini VPX系统平台的硬件实物简介 |
| 5.3 Mini VPX系统平台的软件设计分析与实现 |
| 5.3.1 新型模数转换器高速接口驱动程序的设计与实现 |
| 5.3.2 数据预处理程序的设计与实现 |
| 5.4 Mini VPX系统平台的测试 |
| 5.4.1 高速模数转换器通道性能测试 |
| 5.4.2 多通道高速模数转换器同步性能测试 |
| 5.4.3 波形生成模块输出性能测试 |
| 5.4.4 高速串行总线链路眼图测试 |
| 5.4.5 Aurora通信协议的测试 |
| 5.4.6 SRIO通信协议的测试 |
| 5.5 模拟中频脉冲多普勒雷达实验 |
| 5.6 本章总结 |
| 第六章 总结与展望 |
| 6.1 论文工作总结 |
| 6.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（10）弹载MIMO雷达实时信号处理机研制（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 MIMO雷达技术的发展历史及现状 |
| 1.3 弹载MIMO雷达技术的发展现状和趋势 |
| 1.4 论文内容安排 |
| 第二章 弹载MIMO雷达实时信号处理系统硬件平台设计 |
| 2.1 弹载MIMO雷达信号处理系统指标分析 |
| 2.2 弹载MIMO雷达信号处理系统硬件平台规划 |
| 2.3 本章小结 |
| 第三章 弹载MIMO雷达信号处理机的硬件设计 |
| 3.1 硬件系统整体设计 |
| 3.1.1 硬件系统功能概述 |
| 3.1.2 主控FPGA芯片选型 |
| 3.2 信号处理机结构设计 |
| 3.2.1 板卡叠层设计 |
| 3.2.2 外型结构设计 |
| 3.3 多通道高速D/A信号产生板设计 |
| 3.4 多通道高速A/D信号采集预处理板设计 |
| 3.5 高性能FPGA+多核DSP并行处理板设计 |
| 3.6 高传输带宽数据转接板设计 |
| 3.7 信号处理机的电源设计 |
| 3.8 信号处理机的时钟设计 |
| 3.9 信号处理机的硬件实物展示 |
| 3.10 本章小结 |
| 第四章 多通道幅相一致性误差分析与校准 |
| 4.1 引言 |
| 4.2 多通道幅相一致性误差分析 |
| 4.2.1 多通道幅相一致性误差模型 |
| 4.2.2 多通道幅相一致性误差模型仿真 |
| 4.2.3 幅相误差对DBF/DOA的影响仿真 |
| 4.3 多通道幅相一致性误差校准 |
| 4.3.1 多通道幅相误差校准原理 |
| 4.3.2 幅相误差校准对DBF/DOA的影响仿真 |
| 4.3.3 通道幅相误差校准的实例仿真 |
| 4.3.4 接收通道幅相误差在线校准设计 |
| 4.3.5 发射通道幅相误差在线校准设计 |
| 4.4 多通道幅相一致性测试与分析 |
| 4.4.1 接收通道幅相一致性测试与分析 |
| 4.4.2 发射通道幅相一致性测试与分析 |
| 4.5 本章小结 |
| 第五章 弹载MIMO雷达信号处理机的底层软件设计 |
| 5.1 MIMO信号高精度同步发射设计 |
| 5.1.1 MIMO正交波形设计 |
| 5.1.2 高精度同步发射的FPGA实现 |
| 5.2 MIMO信号高精度同步采集设计 |
| 5.2.1 多片ADC同步采样设计 |
| 5.2.2 高精度同步采集的FPGA实现 |
| 5.3 雷达中频信号预处理设计 |
| 5.3.2 数字下变频的FPGA实现 |
| 5.3.3 脉冲压缩处理的FPGA实现 |
| 5.4 MIMO雷达主控程序的FPGA实现 |
| 5.5 本章小结 |
| 第六章 弹载MIMO雷达信号处理系统实验及分析 |
| 6.1 信号处理机硬件有效性实验 |
| 6.1.1 各功能板卡DDR3读写测试 |
| 6.1.2 FPGA与DSP通信测试 |
| 6.1.3 板间高速互联测试 |
| 6.1.4 电气接口测试 |
| 6.2 DA/AD性能参数实验 |
| 6.2.1 DAC信号带宽测试 |
| 6.2.2 DAC无杂散动态范围测试 |
| 6.2.3 DAC输出功率测试 |
| 6.2.4 ADC有效位数测试 |
| 6.3 MIMO多波形正交性实验 |
| 6.4 上位机指控实验 |
| 6.5 本章小结 |
| 第七章 总结与展望 |
| 7.1 本文总结 |
| 7.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
四、DSP间高速数据传输的设计及实现（论文参考文献）
- [1]弹载MIMO雷达目标检测算法实现研究[D]. 程远. 西安电子科技大学, 2020(05)
- [2]SAR时域成像算法设计与开发[D]. 张政. 西安电子科技大学, 2020(05)
- [3]高速图像处理中的硬件加速技术研究[D]. 任强. 西南科技大学, 2020
- [4]基于无人机测控数据链的角度估计技术研究[D]. 李佳伟. 西安电子科技大学, 2020(05)
- [5]宽带认知通信系统上行信道关键技术研究及实现[D]. 代锴垒. 电子科技大学, 2020(07)
- [6]基于MicroTCA规范的多通道同步数据采集卡设计与实现[D]. 乔健. 哈尔滨工程大学, 2020(05)
- [7]基于FPGA的低空探测雷达信号处理系统的研究与实现[D]. 宋祥伟. 南京理工大学, 2020(01)
- [8]基于多核DSP的雷达信号处理系统的研究与实现[D]. 张倩. 南京理工大学, 2020(01)
- [9]基于MiniVPX架构的导引头信号处理机研制[D]. 陈广雷. 西安电子科技大学, 2019(02)
- [10]弹载MIMO雷达实时信号处理机研制[D]. 刘欢. 西安电子科技大学, 2019(02)